商品編號：CB10751
商品名稱：Super-FinSim 仿真軟體 英文正式版 Super Finsim v9.3.58 Linux-RECOiL
碟片數量：1片
銷售價格：80
瀏覽次數：24511
商品名稱：Super-FinSim 仿真軟體 英文正式版 Super Finsim v9.3.58 Linux-RECOiL
碟片數量：1片
銷售價格：80
瀏覽次數：24511
您可能感興趣：
您可能也喜歡：
CB1273"--"LINDOWSOS V4.5.130 DEVELOPERS EDITION 英文"程式開發"光碟正式版
DVDP660-2"--"ANSYS Products 16.2 Linux X64 有限元分析軟體 英文破解版(DVD9兩片裝 此片售價400元)
CB1994"--"Redhat Enterprise Linux As V3.0 Update 3 英文光碟正式版 (作業系統) (4CD)
CB18297"--"SynaptiCAD Product Suite v15.00i LINUX EDA（電子設計自動化）工具集合 HDL輸入、仿真、測試、波形分析、管腳映射工具 英文正式版
DVD20226"--"CD-Adapco Star CCM+ 10.06.010 Win64 Linu64 工程類比軟體 英文破解版(DVD一片裝)
Super-FinSim 仿真軟體 英文正式版 Super Finsim v9.3.58 Linux-RECOiL
軟體簡介:
Super-FinSim 仿真軟體 英文正式版 Super Finsim v9.3.58 Linux-RECOiL
軟體簡介：
Super-FinSim 仿真環境由一個附帶OVI的Virology編譯器，一個仿真構件和一個仿真內核組
成。Verilog編譯器用於（1）檢查設計的句法和語意的正確性，（2）依據設計要求產生配置
仿真內核所要求的代碼和資料。（3）選擇性的產生一個供其他應用程式處理的中間格式表達。
仿真構件用於鏈結構成一個模擬器所需要的所有檔，例如，編譯器的輸出和仿真內核。主C鏈
結器用於此目的。仿真內核是所有Veilog設計仿真公共代碼。一旦配置完成，仿真內核就成為
一個定制的Verilog設計的模擬器。Super-FinSim的模擬器可以運行
Super-FinSim Verilog 編譯器有一個快速和強大的能進行廣泛錯誤檢查和恢復的分析器。此
外，分析器能產生標明潛在設計錯誤的警告資訊代碼，例如，交換一個越界的陣列元素。
Super-FinSim Verilog 編譯器支援來自Verilog-XL的一些編譯器選項，包括控制庫搜索功能的
選項。為便於引用命令檔同樣得到支持。必需事先指定希望的Super- FinSim 模擬器模式，不
管是編譯，解釋或編譯、解釋的混合狀態。如果不指定，Super-FinSim將會試圖仿真編譯模式
下的整個設計，如果發現了一個許可的編譯模擬器，否則，將在解釋模式仿真設計。所有的編
譯資訊儲存在登記檔‘finvc.log’。
Super-FinSim模擬器使用仿真內核的波形常式介面支援即時波形顯示。最近的Super-FinSim從
資料I/O的工程捕捉系統（ECS）和 Veribest’s Veriscope支援即時波形顯示。用ECS波形顯示
構造模擬器，必須指定選項‘-ecs’。用Veriscope波形顯示構造模擬器，必須指定選項 ‘-veriscope’。
